CPO

CPO（Co-Packaged Optics，共封装光学）

把光引擎从可插拔模块搬到与交换 ASIC 同一封装内，以解决高速下”信号沿长电迹跑到模块再回来”的功耗与密度瓶颈。AI 从 800G→1.6T→3.2T、单 lane 100G→200G 后成为不可避免方向。属于 光互连 的核心变量。

结构变化

• 可插拔 EML：激光 + EA 调制器集成在一颗芯片。
• CPO：InP 激光只做 CW 光源，调制交给硅光（SiPho）芯片 → 光源(InP) 与调制器(硅) 物理分离 → 可把光源拉出做 ELS 隔热。
• 平台：NVIDIA Quantum-X（InfiniBand）已出 CPO 版、Spectrum-X（以太网）已投产，均基于 TSMC COUPE 硅光平台、光源 InP CW。2028 Feynman 世代把 CPO 带到 NVLink（NVLink8 CPO / Kyber NVL1152）。

为什么”测试与良率”是真正瓶颈

PIC 封进 ASIC 封装后，一个 PIC 缺陷可能报废整个昂贵封装 → 封装前拿到 KGD（Known Good Die）是量产前提。对测试公司形成双重杠杆：

1. 测试插入次数↑（PIC 晶圆测 + EIC 晶圆测 + KGD 筛选 + 封装级光电协同测试）
2. 单位测试时间↑（光探测要亚微米对准，远慢于电探测）
3. 设备 ASP↑（要集成激光源/可调谐激光/光功率计/光路由，甚至双面探测）

→ 即使量没爆发，测试设备需求也结构性增长。现在开启的是CPO 测试基础设施周期（早周期押注），大规模部署要 2028 后。相关公司 TER FORM AEHR + Advantest/Viavi/Santec/Anritsu。

burn-in / 老化测试为何在光学是必需步骤

含激光器件出厂初期功率/波长会漂移，burn-in 同时做缺陷筛选 + 光学稳定化（aging）。普通逻辑芯片 burn-in 只是筛选；光学里它是生产流程的必需一步。CEO 算账：8 die 封装、每 die ~1% burn-in 失败率 → 封装前筛选值 ~8% 良率，测试成本 <0.1% 产品价值。详见 AEHR。

光源之争

CPO 光源用 InP 还是 VCSEL？scale-up CPO 主线 = InP CW + SiPho；VCSEL 退守 NPO（Near-Packaged Optics）。见 InP VCSEL。

供应链全貌 + 六大投资论点（68-CPO供应链）

CPO = 两条链在封装汇合：Stream A 光(InP 衬底→400mW+ DFB 激光→ELS 外部激光源,因散热在包外)+ Stream B 信号(SOI→PIC foundry 波导/调制器→EIC 混合键合→光引擎)。汇合:引擎围交换 ASIC,PM 光纤注 ELS 光,可拆连接器出前面板。每接缝一道检测门。attach rate(每 100 端口多少做 CPO)=需求变量,现<个位数。

六论点(每层 re-rating/触发/失效)：

1. 激光COHR/LITE：端口层输(pluggable 模块 450→CPO ELS 50-80)、公司层赢(市场增速>attach;ELS 现场可换=年金)。
2. InPAXTI：count→面积(400mW 6x/800mW 11x,每端口 InP 1.5-2.8x)、售罄 ASP+30%→增量毛利 80-90%。
3. 设备AIXA：capex 汇于 Aixtron 收费站(90%+ 行星反应炉)。
4. 代工封装TSEM：预付款经济学(传染性)。
5. 光纤连接器：物理量 ASP 碰不到(CPO 512 端口~4000 光纤+PM 光纤,Corning 扩 10x)。
6. 测试AEHR/FORM/TER：⭐唯一门数增长层(电学 3 门→CPO 8-9 门,占比 logic 3-5x,增量 TAM ~$5亿,TSMC 点名 Advantest)。

⭐仓位法：越深入架构(引擎/COUPE)对错放大;越靠架构外瓶颈(InP/MOCVD/光纤/测试)回报缓但生存率高→核心押无论 CPO 快慢都活的瓶颈。

出处

• 49-光学测试 · 85-AEHR财报 · 43-InP瓶颈 · 80-VCSEL-CPO · 68-CPO供应链