STCO 系统技术协同优化 (System Technology Co-Optimization)
是什么 / 为什么重要
50-INTC-STCO 的核心概念，作者认为是 INTC 「鲜为人知的真正护城河」。
从 DTCO(Design Technology Co-Optimization，设计-技术协同优化) 演化而来：旧模式里制程团队定义晶体管/设计规则、设计团队在约束内画电路；节点缩小到极限后两队坐到同一张桌子=DTCO。STCO 把桌子加宽——优化范围不止晶体管+电路，扩展到封装、供电、内存集成、光接口、系统架构。
核心定义：把客户软件级需求(性能/功耗/带宽/延迟)翻译成实际技术旋钮，并把多层技术绑进单一系统 PPA 优化环——而非各团队独立求解。在 Intel 内部与其说是营销词，不如说是工程方法论。
五层技术资产（每层都是 STCO 的一个旋钮）
- 晶体管（制程节点/晶体管库）
- 封装：EMIB(横向/嵌入式桥) vs Foveros(垂直堆叠)
- 异构器件（SRAM/FeRAM/HBM 集成，多少堆叠放哪）
- 标准与基础设施
- 系统架构
配合：背面供电(PowerVia)、光 I/O。示例——客户要降 AI 推理延迟、内存带宽紧、功耗预算有限、封装不能无限大 → STCO 同时决策晶体管库/chiplet 数/SRAM 量/HBM 堆叠位置/EMIB 或 Foveros/正面或背面供电/电 I/O 或光 I/O，全在单一系统 PPA 目标下协调。
为什么与其他主题相关
- 先进封装：EMIB/Foveros 与 CoWoS/CoPoS 是竞争性封装路线（见 CPO、HBM base die 上移）。
- 光 I/O：把光学拉进封装内，呼应 光互连 scale-up。
- 共同地基：推理芯片 的「无论哪派赢，封装/代工都涨」——STCO 是 Intel 想吃这块的方法论武器。
争议点 / 待观察
- 有能力(五层资产)≠ 有客户：Intel Foundry Q4’25 亏 $25亿、尚无大规模外部代工客户。STCO 能否把「能力」转成「订单」是核心测试。
- 各层旋钮能否真在同一优化环里协同运作，是 Intel 论点成立与否的关键。